ILSI晶體振蕩器的布局與設(shè)計實踐報告
來源：http://www.djbyg.com 作者：金洛鑫電子 2019年07月04
ILSI America LLC.公司專門為各大行業(yè)供應(yīng)優(yōu)質(zhì)的頻率控制元器件產(chǎn)品,ILSI晶振公司自己開發(fā),設(shè)計,生產(chǎn)的晶體和振蕩器,在國內(nèi)外都擁有不錯的銷量.多年來通過探索和鉆研,累積許多用于頻率元件設(shè)計,布局與制造的技術(shù)和工藝,讓產(chǎn)品更具有獨特性,給廣大客戶留下更深刻的印象.在許多應(yīng)用中,正確的去耦,旁路和電源噪聲降低非常重要,可確保振蕩器的最佳性能.常見的策略是將電容器放置在印刷電路板(PCB)上的高速器件附近.這種電容器有兩個重要功能:
-為組件提供瞬時電流
-減少通過系統(tǒng)傳播的噪音
-將電源噪聲分流到GND以下部分介紹了單端和差分晶振器件的去耦,旁路,噪聲抑制和電源條件建議.
解耦:
諸如石英晶體振蕩器的快速開關(guān)裝置對電源提出了很高的要求.高時鐘速率與快速上升時間(通常在1ns范圍內(nèi))相結(jié)合使得電源很難及時獲得所需電流.結(jié)果,器件的電源電壓將下降.為了確保設(shè)備始終可以獲得足夠的電荷,安裝去耦電容器作為本地儲存器.建議在振蕩器的VDD引腳和接地層之間使用0.1uF陶瓷去耦電容,用于單端和差分器件.圖1和圖2顯示了具有0603尺寸,0.1uF去耦電容C的4引腳振蕩器的樣本布局.圖1和圖2所示的所有走線都需要用阻焊層覆蓋.時鐘的引腳1可用于支持諸如輸出使能,待機,擴展禁用或VCMO控制之類的功能.
通過傳遞:
憑借當(dāng)今的高處理器速度和數(shù)據(jù)速率,系統(tǒng)中存在相當(dāng)大的噪聲.時鐘振蕩器產(chǎn)生的近似方波包含單元的基頻以及信號的高次諧波分量.為了限制通過系統(tǒng)傳播的噪聲量,需要旁路電容來提供低阻抗路徑,以將這種瞬態(tài)能量分流到地.在大多數(shù)應(yīng)用中,0.1uF去耦電容為所有ILSI MMD器件提供了足夠的旁路功能.無需額外的旁路電容.用戶可以考慮為ILSI MMD振蕩器使用額外的1nF或10nF旁路,差分輸出工作在高頻(150MHz以上),以抑制電源網(wǎng)絡(luò)上更高的時鐘諧波.
電源噪聲降低:
在大多數(shù)應(yīng)用中,VDD和GND之間的單個0.1μF電容分流了GND電源上可能存在的大部分噪聲.ILSI MMD器件使用內(nèi)部穩(wěn)壓器進一步降低Oscillator輸出抖動的影響,用戶可考慮采用RC或LC電源濾波策略.ILSI MMD建議對高速應(yīng)用使用此類過濾,例如波特率高于6Gbps的串行接口(例如,8.5Gbps光纖通道和串行10Gbit以太網(wǎng)).
RC濾波(如圖3所示)使用簡單.需要選擇R,使得電阻器上的標(biāo)稱電壓降在標(biāo)稱電源電壓的5％的范圍內(nèi).錯誤！找不到參考源.顯示不同ILSI MMD振蕩器的值.
LC濾波(如圖4所示)特別適用于具有較高電流消耗的器件,例如差分晶振.電感器的低串聯(lián)電阻(通常小于1Ω)可為器件提供直流電源電壓,電壓降低不到50mV.LC濾波器具有額外的優(yōu)點,即最小化來自電力網(wǎng)絡(luò)的潛在振蕩器開關(guān)噪聲.與電感器并聯(lián)的電阻器旨在降低LC電路的諧振頻率處的峰值.錯誤!找不到參考源.列出了9102設(shè)備的LC電源濾波器的推薦元件值.同樣的濾波器也可以與其他ILSI MMD差分或單端振蕩器(帶和不帶擴頻功能)和VCMO一起使用.
電源管理:
建議不要從中間電位和/或極低的上電斜率上電ILSI MMD晶振.在這種條件下通電可能不會引起振蕩和/或故障.
PCB設(shè)計的一些常見指南是:
時鐘源的VDD和地之間的去耦電容對于降低可能傳輸?shù)綍r鐘信號的噪聲至關(guān)重要.這些電容必須盡可能靠近VDD引腳-1-2mm.物理上將時鐘源芯片定位在靠近負載的位置,限制時鐘信號的走線長度.
不要將時鐘信號靠近電路板邊緣:
請勿在振蕩器PCB區(qū)域下方布設(shè)電源走線或其他高頻信號.強烈建議使用振蕩器下方的接地層如果可能,請避免在時鐘信號路由中使用過孔.過孔會改變引起的走線阻抗,這可能會導(dǎo)致反射.不要在電源和接地層上布設(shè)時鐘走線.避免在軌跡中出現(xiàn)直角彎曲,如果可能的話,保持直線行程.如果需要彎曲,則需要彎曲兩度45度.角落或使用圓形彎曲.在路由差分信號時,確保一對內(nèi)的跡線的電氣長度匹配.
幾十年來ILSI晶振公司不斷通過實驗和理論實踐,完成一次又一次新的方案,在晶體振蕩器電路布局與設(shè)計方面有很大的優(yōu)勢,因此ILSI不僅為客戶供應(yīng)石英晶體和石英晶體振蕩器產(chǎn)品,還支持用戶定制,并且提供合理優(yōu)質(zhì)的處理方案.更多關(guān)于ILSI晶振的產(chǎn)品資料和新聞資訊,請關(guān)注金洛鑫電子官網(wǎng):www.quartzcrystal.cn.
-為組件提供瞬時電流
-減少通過系統(tǒng)傳播的噪音
-將電源噪聲分流到GND以下部分介紹了單端和差分晶振器件的去耦,旁路,噪聲抑制和電源條件建議.
解耦:
諸如石英晶體振蕩器的快速開關(guān)裝置對電源提出了很高的要求.高時鐘速率與快速上升時間(通常在1ns范圍內(nèi))相結(jié)合使得電源很難及時獲得所需電流.結(jié)果,器件的電源電壓將下降.為了確保設(shè)備始終可以獲得足夠的電荷,安裝去耦電容器作為本地儲存器.建議在振蕩器的VDD引腳和接地層之間使用0.1uF陶瓷去耦電容,用于單端和差分器件.圖1和圖2顯示了具有0603尺寸,0.1uF去耦電容C的4引腳振蕩器的樣本布局.圖1和圖2所示的所有走線都需要用阻焊層覆蓋.時鐘的引腳1可用于支持諸如輸出使能,待機,擴展禁用或VCMO控制之類的功能.
憑借當(dāng)今的高處理器速度和數(shù)據(jù)速率,系統(tǒng)中存在相當(dāng)大的噪聲.時鐘振蕩器產(chǎn)生的近似方波包含單元的基頻以及信號的高次諧波分量.為了限制通過系統(tǒng)傳播的噪聲量,需要旁路電容來提供低阻抗路徑,以將這種瞬態(tài)能量分流到地.在大多數(shù)應(yīng)用中,0.1uF去耦電容為所有ILSI MMD器件提供了足夠的旁路功能.無需額外的旁路電容.用戶可以考慮為ILSI MMD振蕩器使用額外的1nF或10nF旁路,差分輸出工作在高頻(150MHz以上),以抑制電源網(wǎng)絡(luò)上更高的時鐘諧波.
電源噪聲降低:
在大多數(shù)應(yīng)用中,VDD和GND之間的單個0.1μF電容分流了GND電源上可能存在的大部分噪聲.ILSI MMD器件使用內(nèi)部穩(wěn)壓器進一步降低Oscillator輸出抖動的影響,用戶可考慮采用RC或LC電源濾波策略.ILSI MMD建議對高速應(yīng)用使用此類過濾,例如波特率高于6Gbps的串行接口(例如,8.5Gbps光纖通道和串行10Gbit以太網(wǎng)).
電源管理:
建議不要從中間電位和/或極低的上電斜率上電ILSI MMD晶振.在這種條件下通電可能不會引起振蕩和/或故障.
PCB設(shè)計的一些常見指南是:
時鐘源的VDD和地之間的去耦電容對于降低可能傳輸?shù)綍r鐘信號的噪聲至關(guān)重要.這些電容必須盡可能靠近VDD引腳-1-2mm.物理上將時鐘源芯片定位在靠近負載的位置,限制時鐘信號的走線長度.
不要將時鐘信號靠近電路板邊緣:
請勿在振蕩器PCB區(qū)域下方布設(shè)電源走線或其他高頻信號.強烈建議使用振蕩器下方的接地層如果可能,請避免在時鐘信號路由中使用過孔.過孔會改變引起的走線阻抗,這可能會導(dǎo)致反射.不要在電源和接地層上布設(shè)時鐘走線.避免在軌跡中出現(xiàn)直角彎曲,如果可能的話,保持直線行程.如果需要彎曲,則需要彎曲兩度45度.角落或使用圓形彎曲.在路由差分信號時,確保一對內(nèi)的跡線的電氣長度匹配.
幾十年來ILSI晶振公司不斷通過實驗和理論實踐,完成一次又一次新的方案,在晶體振蕩器電路布局與設(shè)計方面有很大的優(yōu)勢,因此ILSI不僅為客戶供應(yīng)石英晶體和石英晶體振蕩器產(chǎn)品,還支持用戶定制,并且提供合理優(yōu)質(zhì)的處理方案.更多關(guān)于ILSI晶振的產(chǎn)品資料和新聞資訊,請關(guān)注金洛鑫電子官網(wǎng):www.quartzcrystal.cn.
正在載入評論數(shù)據(jù)...
相關(guān)資訊
- [2026-02-04]安碁科技汽車級晶體AEC-Q200標(biāo)準(zhǔn)...
- [2026-02-02]瑪居禮HM系列展頻晶體振蕩器醫(yī)療...
- [2026-01-30]Jauch新型差分輸出振蕩器數(shù)據(jù)傳...
- [2026-01-29]泰藝半導(dǎo)體OA-U系列高頻高溫環(huán)境...
- [2026-01-28]晶振振蕩器中的IQD三劍客CMOS/H...
- [2026-01-27]瑞薩晶振從AI起源到智能設(shè)備的領(lǐng)...
- [2026-01-21]瑞薩從硅芯片到軟件RoXAIStudio...
業(yè)務(wù)經(jīng)理
客服經(jīng)理
